Carrière

Définition de l’architecture produit avec le responsable des études

Prise en main d’IP fournis pas des third parties et intégration dans nos designs

Paramétrage et tests d’IP constructeur (DDR controller et Hi speed Serdes)

Design de la partie multiplexage TDM et routage des flux au travers des FPGA

Implémentation et test Codage en vhdl + Toplevel schematic de préférence

Evolutions sur des designs existants

Cible majoritairement Altera Cyclone / Arria

Maîtrise du langage VHDL

Technologie FPGA et interfaces bas niveau (SERDES, PCI-Express)

Maîtrise des outils de développement FPGA cibles Altera (Quartus)

Maîtrise de l’outil de simulation Modelsim

Les protocoles et standards bas niveau (PCI-Express, SPI, I2C, Mémoires)

Les connaissances suivantes seront un plus apprécié :

Les normes de compression vidéo (MPEG-2, H

264/MPEG-4 AVC, HEVC

)

Le langage de programmation TCL (écriture de scripts)

Partager​

Postuler​